(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

#### (11)特許出願公開番号

## 特開平9-55770

(43)公開日 平成9年(1997)2月25日

(51)Int.Cl. 6	識別記号	F I	
HO4L 25/49	9199-5 <b>K</b>	HO4L 25/49	F
H03K 5/125	9199-5K	25/03	C
H04L 25/03		HO3K 5/01	D

		審査請求 有 請求項の数8 〇L (全7頁)
(21)出願番号	<b>特願平7-209567</b>	(71)出願人 595118685
		民生科技股▲ふん▼有限公司
(22)出願日	平成7年(1995)8月17日	台湾新竹市科学園区工業東三路2号
		(72)発明者 楊 存 孝
		台湾新竹市科学園区工業東三路2号
		(72)発明者 周 純 明
		台湾新竹市科学園区工業東三路2号
		(72)発明者 蘇 文 榮
		台湾新竹市科学園区工業東三路2号
		(74)代理人 弁理士 伊東 忠彦 (外1名)


(54)【発明の名称】無遮蔽ツイストペア媒体に前決定周波数応答出力を送信する装置、そのための波形整形回路及びその方法

#### (57)【要約】

(修正有)

【課題】 マンチェスターコードデーターを無遮蔽ツイストペア媒体に送信するための装置を提供する。

【解決手段】 波形整形回路は、入力端子と、出力端子と、複数のカスケード回路段とからなり、各カスケード回路段は入力部と出力部を持った遅延回路と、電流源と、スイッチ回路とにより構成され、前記スイッチ回路は電気的に遅延回路の出力に接続されることにより、前記遅延回路に制御されると共に、前記出力端子へ電流源をつなぎ、前記各遅延回路は、遅延時間が等しく、且つそれらの総遅延時間は、基本データーレートのビットタイムの2分の1或いは2分1の倍数であって、さらに各電流源は、波形整形回路のフィルタ伝達関数による有限インバルス応答の時間サンブルから得られた電流値を有する。



#### 【特許請求の範囲】

【請求項1】 入力端子と、出力端子と、複数のカスケ ード回路段とを備えてなり、前記各カスケード回路段 は、入力部と出力部を備えた遅延回路10と、電流源1 1と、スイッチ回路12とより構成され、前記スイッチ 回路12は電気的に遅延回路10の出力に接続され、前 記遅延回路10により制御されると共に、出力端子へ電 流源11をつなぎ、そして、前記複数のカスケード回路 段においては、第1のカスケード回路段1の遅延回路1 回路10の入力はそれぞれ電気的にその前に隣接する遅 延回路10の出力に接続され、前記各遅延回路10は、 遅延時間が等しく、かつ前記各電流源11は、波形整形 回路のフィルタ伝達関数による有限インバルス応答の時 間サンブルから得られた電流値を有することを特徴とす る波形整形回路。

【請求項2】 前記フィルタ伝達関数は、二乗余弦イン パルス応答を有することを特徴とする請求項1記載の波 形整形间路。

【請求項3】 フィルタ伝達関数による有限インパルス 20 応答の時間サンプルを求めるステップと、

その電流値が時間サンブルに正比例し、かつそれぞれが スイッチ回路12を持った複数の電流源11を提供する ステップと、

複数の遅延時間がいずれも等しく、かつ総遅延時間はマ ンチェスターコードデーターのピットタイムの2分の1 である遅延回路において、第1の遅延回路の入力部で、 マンチェスターコードデーターを受け取り、その他の遅 延回路10の入力部はそれぞれ電気的にその前にある遅 0の出力部は、それぞれ出力端子への電流源11を制御 するスイッチ回路12に電気的に接続させるステップと を有することを特徴とするマンチェスターコードデータ の波形整形方法。

【請求項4】 前記フィルタ伝達関数は、二乗余弦イン パルス応答を有することを特徴とする請求項3記載の波 形整形方法。

【請求項5】 第1,第2,第3,第4の波形整形回路 (C1, C2, C3, C4)から成り、前記各波形整形 回路は、入力端子と、出力端子と、複数のカスケード回 40 路段より構成し、そのうち、前記各カスケード回路段に は、入力と出力を備えた遅延回路10と、電流源11 と、スイッチ回路12とにより構成し、前記スイッチ回 路12が電気的に遅延回路10の出力部に接続され、前 記遅延回路10に制御されると共に、出力端子へ電流源 をつなぎ、さらに、前記複数のカスケード回路段におい ては、第1のカスケード回路段1の遅延回路10は、電 気的に入力端子に接続されると共に、その他の遅延回路 の入力部はそれぞれ電気的にその前に接続する遅延回路

が等しく、且つそれらの総遅延時間はマンチェスターコ ードデーターのピットタイムの2分の1であって、前記 各電流源11は、波形整形回路のフィルタ伝達関数によ る有限インバルス応答の時間サンプルから得られた電流 値を有し、さらに、前記第1の波形整形回路はマンチェ スターコードデーターの入力を受け、前記第2の波形整 形回路は遅延されたマンチェスターコードデーターの入 力を受け、且つ前記第2の波形整形回路の出力端と前記 第1の波形整形回路の出力端と接続し、前記第3の波形 0は、電気的に前記入力端子に接続され、その他の遅延 10 整形回路は反転されたマンチェスターコードデーターの 入力を受け、前記第4の波形整形回路は遅延され、かつ 反転されたマンチェスターコードデーターの入力を受 け、且つ前記第3の波形整形回路の出力端と前記第4の 波形整形回路の出力端とは接続しているように構成され ることを特徴とするマンチェスターコードデーターを無 遮蔽ツイストペア媒体に送信するための装置。

> 【請求項6】 前記フィルタ伝達関数は、二乗余弦イン パルス応答を有することを特徴とする請求項5記載の装

【請求項7】 第1、及び第2の波形整形回路の出力端 子を電気的に第1の低域フィルタに接続すると共に、第 3、及び第4の波形整形回路の出力端子を電気的に第2 の低域フィルタに接続することを特徴とする請求項5記 載の装置。

【請求項8】 1次コイルと2次コイルを有する分離形 変成器においては、1次コイルの両端は、それぞれ第1 の低域フィルタと第2の低域フィルタに接続され、ま た、前記一次コイルのCT (センター タップ) 端は正 パワーサプライにつながれ、更に、前記2次コイルの出 延回路10の出力部に接続され、かつ、各々遅延回路1 30 力端は、それぞれ無遮蔽ツイストペア媒体に接続される ことを特徴とする請求項7記載の装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は前決定周波数応答及 び波形の出力を通信媒体に送信する装置に係り、さらに 詳しくはより低いパワーの消費量で経済的に実施できる 波形整形回路及び方法を用い、マンチェスターコードデ ーターを無遮蔽ツイストペア媒体に送信するための装置 に関する。

#### [0002]

【従来の技術】アメリカ特許第5,267,269号に は、マンチェスターコードデーターを無遮蔽ツイストペ ア媒体に送信するための装置が開示されている。この公 知装置は、非ゼロ復帰形式データーを受信し、モード選 択出力端とステップ選択出力端のためのシーケンサと、 複数の前決定波形を表すデーターを格納するメモリと、 ステップ選択出力端に連結する第1入力端と、モード選 択出力端に連結する第2入力端と、前記メモリに連結す る入力パスと、出力パスとを備えたマルチプレクサと、 の出力部に接続され、前記各遅延回路10は、遅延時間 50 前記出力パスにつなぐ出入端と、歪みの選択波形を表す

データーを取り除くための出力端とを備えたラッチと、 前記ラッチの出力端につなぐ入力端と、選択波形に比例 した微分アナログ電流の出力端とを備えた微分D/A変 換器と、ローバスフィルタを備えたドライバーとから構 成されている。

【0003】しかしながら、前記装置では受動フィルタ が省かれたので、より高い統合レベルを提供でき、コス トを節約できるとはいえ、重要なシリコン面積を占め、 しかも大量にパワーを消耗するものであった。しかも、 ーパーサンプリングクロックを生じる回路を付加しなけ ればならないなどの欠点があった。

#### [0004]

【発明が解決しようとする課題】本発明の目的は、上記 問題点欠点に鑑み、より低いパワーの消費量で経済的に 実施できる波形整形回路及び方法によって、マンチェス ターコードデーターを無遮蔽ツイストペア媒体に送信す るための装置を提供することにある。

#### [0005]

【課題を解決するための手段】本発明の第1の特徴は、 入力端子と、出力端子と、複数のカスケード回路段とを 備えてなる波形整形回路であって、前記各カスケード回 路段には、入力と出力を備えた遅延回路と、電流源と、 スイッチ回路より構成され、前記スイッチ回路は電気的 に遅延回路の出力に接続されることにより、前記遅延回 路に制御されるとともに、前記出力端子へ電流源をつな ぎ、そして、前記複数のカスケード回路段においては、 第1のカスケード回路段の遅延回路は、電気的に前記入 力端子に接続され、その他の遅延回路の入力はそれぞれ 電気的にその前に隣接する遅延回路の出力に接続され、 前記各遅延回路は、いずれも等しい遅延時間とし、前記 各電流源は、波形整形回路のフィルタ伝達関数による有 限インバルス応答の時間サンブルから得られた電流値と することにある。

【0006】前記波形整形回路のフィルタ伝達関数は二 乗余弦インバルス (raised-cosine impulse)応答を有 し、また、総遅延時間は基本コードレートのビットタイ ムの2分の1或いは2分の1の倍数であることが好まし い。本発明の第2の特徴は、波形整形方法がフィルタ伝 達関数による有限インバルス応答の時間サンブルを求め 40 るステップと、その電流値が時間サンプルに正比例し、 かつ、それぞれがスイッチ回路を持った複数の電流源を 提供するステップと、複数の遅延時間がいずれも等しく かつ総遅延時間はマンチェスターコードデーターのビッ トタイムの2分の1である遅延回路において、第1の遅 延回路の入力部で、マンチェスターコードデーターを受 け取り、その他の遅延回路の入力部はそれぞれ電気的に その前にある遅延回路の出力部に接続され、かつ、各々 遅延回路の出力部は、それぞれ出力端子への電流源を制

有することである。

【0007】本発明の第3の特徴は、第1,第2,第 3, 第4の波形整形回路から成るマンチェスターコード データーを無遮蔽ツイストペア媒体に送信するための装 置において、前記各波形整形回路を、入力端子と、出力 端子と、複数のカスケード回路段とにより構成し、その うち、前記各カスケード回路段を、入力と出力を持った 遅延回路と、電流源と、スイッチ回路とにより構成し、 前記スイッチ回路が電気的に遅延回路の出力部に接続さ 基本ビットレートクロックしか利用できないので、高オ 10 れ、前記遅延回路に制御されると共に、出力端子への電 流源につなぎ、さらに、前記複数のカスケード回路段に おいては、第1のカスケード回路段の遅延回路は、電気 的に入力端子に接続されると共に、その他の遅延回路の 入力部はそれぞれ電気的にその前にある遅延回路の出力 部に接続され、前記各遅延回路は、遅延時間が等しく、 且つそれらの総遅延時間はマンチェスターコードデータ 一のピットタイムの2分の1であって、前記各電流源は 波形整形回路のフィルタ伝達関数による有限インパルス 応答の時間サンブルから得られた電流値を有することに 20 ある。

> 【0008】さらに、前記第1の波形整形回路はマンチ ェスターコードデーターの入力を受け、前記第2の波形 整形回路は遅延されたマンチェスターコードデーターの 入力を受け、且つ前記第2の波形整形回路の出力端は前 記第1の波形整形回路の出力端と接続し、前記第3の波 形整形回路は反転されたマンチェスターコードデーター を受け取り、前記第4の波形整形回路は遅延され、かつ 反転されたマンチェスターコードデーターの入力を受 け、且つ前記第3の波形整形回路の出力端と前記第4の 波形整形回路の出力端とは接続しているように構成され

> 【0009】以下、本発明の上記またはその他の目的、 特徴及び利点について、図面に基づき参照しながら説明 をする。

#### [0010]

30

【発明の実施の形態】まず、図1と図2において、本発 明の波形整形回路は、入力されたデーターを受け取る (図示しない) 入力端子 (IN) と、出力端子(OU T) と、複数のカスケード回路段1とからなる。前記各 カスケード回路段1は、入力と出力を備えた遅延回路1 0と、電流源11と、スイッチ回路12とにより構成す る。本実施例には、各遅延回路10の入力は、第1,第 2入力部 (IP, IN) を有し、しかもその出力は、第 1, 第2出力部 (OP, ON) を有する。 なお、入力さ れたデーターを受け取るため、前記複数のカスケード回 路段1においては、第1のカスケード回路段1の遅延回 路10は、電気的に入力端子 (IN) のバッファ (B) に接続され、そしてパッファ (B) から出力された正信 号及び負信号がそれぞれ第1のカスケード回路段1の第 御するスイッチ回路に電気的に接続させるステップとを 50 1,第2入力部(IP,IN)に入力される。その他の

遅延回路の入力部 (IP, IN) はそれぞれ電気的にそ の前の遅延回路の出力部 (OP, ON) に接続され、さ らに、前記各遅延回路は、遅延時間がいずれも等しい。 【0011】尚、前記カスケード回路段1の電流源11 は、MOSトランジスタであって、接地されたソース電 極とある電流源参考電圧に連接するゲート電極とを有 し、電流値は波形整形回路のフィルタ伝達関数による有 限インバルス応答の時間サンブルから得られるものであ る。因果システムに対して、前記インバルス応答は時間 ィルタ伝達関数は二乗余弦インパルス応答を有する。従 って、長い伝送媒体においては普通最小交互記号 (inte r-symbol) の干渉が生じる。また、総遅延段及び段遅延

数は、要求される伝達関数の精度によってきまる。 【0012】さらに、前記各カスケード回路段1のスイ ッチ回路12は第1,第2MOSトランジスタ121, 122から構成され、各第1,第2MOSトランジスタ 121, 122のゲート電極がインバーター (INV) を介して電気的にカスケード回路段1に対応した遅延回 路10の出力部 (ON, OP) にそれぞれ接続され、各 20 スイッチ回路12の第2MOSトランジスタ122のド レイン電極は、電気的に前記波形整形回路の出力端子 (OUT) にそれぞれつながれ、それらのソース電極 は、その対応した電流源11のドレイン電極にそれぞれ 電気的に接続される。なお、各第1MOSトランジスタ 121のドレイン電極は、その対応した電流源11のゲ ート電極にそれぞれ電気的に接続され、かつそのソース 電極は、電流参考電圧 (CSS) を供給するパイアス回 路(BS)につながれる。このように、各スイッチ回路 12はそれぞれ対応した遅延回路10に制御されると共 30 に、出力端子(OUT)への電流源11に接続される。 【0013】次に、図3は、第1,第2,第3,第4の 波形整形回路 (С1, С2, С3, С4) から成り、マ ンチェスターコードデーターを無遮蔽ツイストペア媒体 (UTP) に送信するための装置を示すプロック図であ る。前記各波形整形回路(C1, C2, C3, C4)の 遅延回路10は、各遅延時間か等しく、且つそれらの総 遅延時間はマンチェスターコードデーターの基本データ ーレートのピットタイムの2分の1或いは2分の1の倍 数である。本実施例では、第1の波形整形回路C1のパ 40 ッファが、マンチェスターコードデーター (HTD) の 入力を受け、第2の波形整形回路C1のバッファは、遅 延されたマンチェスターコードデーター (LTD) の入 力を受け、かつ前記第2の波形整形回路C2の出力端 (OUT) と前記第1の波形整形回路C1の出力端(O UT)とは接続している。なお、前記第3の波形整形回 路C3は反転されたマンチェスターコードデーター (L TD-)の入力を受け、前記第4の波形整形回路C4は 遅延され、反転されたマンチェスターコードデーター

路C3の出力端(OUT)と前記第4の波形整形回路C 4の出力端(OUT)とは接続されている。ここでは、 いずれの波形整形回路(C1, C2, C3, C4)も機 能的に同一である。前記第1,第4の波形整形回路(C 1, C4)と前記第2,第3の波形整形回路(C2, C 3) は、分離形変成器 (T) を駆動するための微分出力 信号を形成することについては互いに相補性を持ってい る。また、無遅延マンチェスター信号対遅延マンチェス ター信号の電流値にある比率を生じるよう、前記第1, 軸に対して対称でなければならない。本実施例では、フ 10 第4の波形整形回路(C1、C4)のパイアスレベル (BIAS1)と前記第2,第3の波形整形回路 (C 2, C3) のパイアスレベル (BIAS2) とは、相違 するようにしている。通常、伝送歪を与えて、遠く離れ た受信端の信号ジッタを減少するため、無遅延マンチェ スター信号対遅延マンチェスター信号の電流値の比率は 5:1から3:1までの間とする、これは伝送均一法と 呼ばれている。

> 【0014】更に、第1、及び第2の波形整形回路(C 1, C2) の出力端 (OUT) は電気的に第1の低域フ ィルタ(LPF1)に接続すると共に、第3、及び第4 の波形整形回路(C3, C4)の出力端(OUT)を電 気的に第2の低域フィルタ (LPF2) に接続する。な お、1次コイルと2次コイルを有する分離形変成器 (T) においては、1次コイルの両端は、それぞれ第1 の低域フィルタ (LPF1) と第2の低域フィルタ (L PF2) に接続され、また、前記1次コイルのCT(セ ンター タップ) 端は正パワーサプライにつながれ、前 記2次コイルの出力端は、それぞれ無遮蔽ツイストペア 媒体(UTP)に接続される。

【0015】注意すべきことは、第1,第4の波形整形 回路(C1, C4)の第1のトランジスタは、第1のバ イアス電圧 (BIAS1) によってバイアスされること と、第2,第3の波形整形回路(C2, C3)の第1の トランジスタは、第2のパイアス電圧 (BIAS2) に よってバイアスされることである。従って、前置補償の レベルは、第1, 第2のパイアス電圧 (BIAS1), (BIAS2) によってセットされる。第1, 第2, 第 3と第4の波形整形回路 (C1, C2, C3, C4) の 出力は、電流源の形によるので、出力電圧は無遮蔽ツイ ストペア媒体 (UTP) からの反射信号のソース終点と しての外部負荷抵抗 (R1, R2) によって発生する。 【図面の簡単な説明】

【図1】本発明の波形整形回路を示すブロック図であ

【図2】本発明の波形整形回路を示す回路図である。

【図3】図1に示す複数の波形整形回路を用い、マンチ ェスターコードデーターを無遮蔽ツイストペア媒体に送 信するための装置を示すブロック図である。

【符号の説明】

(HTD-)の入力を受け、且つ前記第3の波形整形回 50 1 カスケード回路段

7


10 遅延回路

1 1 電流源


12 スイッチ回路

121 第1MOSトランジスタ 122 第2MOSトランジスタ


C1~C4 波形整形回路



[図2]



【図3】



# JAPANESE PATENT OFFICE PATENT JOURNAL (A)

## KOKAI PATENT APPLICATION NO. HEI 9[1997]-55770

Int. Cl. 6:

H 04 L 25/49 H 03 K 5/125 H 04 L 25/03 H 03 K 5/01

Filing No.:

Hei 7[1995]-209567

Filing Date:

August 17, 1995

Publication Date:

February 25, 1997

No. of Claims:

8 (Total of 7 pages; OL)

**Examination Request:** 

Filed

DEVICE FOR TRANSMITTING PREDETERMINED FREQUENCY RESPONSE OUTPUT VIA UNSHIELDED TWISTED-PAIR MEDIUM, WAVEFORM SHAPING CIRCUIT, AND **METHOD THEREOF** 

Inventors:

Yang Cunxiao

2 The 3<sup>rd</sup> Eastern Industrial Road, Science Zone District, Xinzhu,

Taiwan

Zhou Chunming 2 The 3<sup>rd</sup> Eastern Industrial Road, Science Zone District, Xinzhu,

Taiwan

Su Wenrong

2 The 3<sup>rd</sup> Eastern Industrial Road, Science Zone District, Xinzhu,

Taiwan

Applicant:

595118685

Minsheng Science and Technology

Co, Ltd.

2 The 3<sup>rd</sup> Eastern Industrial Road, Science Zone District, Xinzhu, Taiwan

Agents:

Tadahiko Ito, patent attorney, and 1 other

[There are no amendments to this patent.]


#### **Abstract**

Problem

To present a device for transmitting Manchester code data via an unshielded twisted-pair medium.

#### Solution

The waveform shaping circuit is equipped with an input terminal, an output terminal, and multiple cascade circuit stages; the aforementioned cascade circuit stages are each configured with a delay circuit equipped with an input part and an output part, a current source, and a switching circuit; the aforementioned switching circuit is controlled by the aforementioned delay circuit when it is connected to the output of the delay circuit electrically so as to connect the current source to the aforementioned output terminal; each of the aforementioned delay circuits has the same delay time while the total of said delay times is ½ the bit time of the basic data rate or a multiple of that ½ the bit time; and each current source has a current value obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit.



Key: C1-C4 Waveform shaping circuit

LPF1 First low-pass filter

LPF2 Second low-pass filter

T Discrete transformer

UTP Unshielded twisted pair medium

#### **Claims**

- 1. A waveform shaping circuit characterized in that it is equipped with an input terminal, and output terminal, and multiple cascade circuit stages; the aforementioned cascade circuit stages are each configured with delay circuit 10 equipped with an input part and an output part, current source 11, and switching circuit 12; the aforementioned switching circuit 12 gets electrically connected to the output of delay circuit 10 and is controlled by the aforementioned delay circuit 10 so as to connect current source 11 to the output terminal; delay circuit 10 of first cascade circuit stage 1 is electrically connected to the aforementioned input terminal, and the other delay circuits 10 are electrically connected to the outputs of the respective adjoining delay circuits 10 preceding them in the aforementioned multiple cascade circuit stages; each of the aforementioned delay circuit 10 has the same delay time; and the aforementioned current sources each has a current value obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit.
- 2. The waveform shaping circuit described in Claim 1, characterized in that the aforementioned filter transfer function has a raised-cosine impulse response.

3. A Manchester code data waveform shaping method characterized in that it involves a step in which a finite impulse response time sample is obtained based on a filter transfer function;

a step in which multiple current sources 11 each equipped with switching circuit 12 whose current values are in direct proportion to the time sample are provided; and

a step in which in multiple delay circuits each having the same delay time while the total of said delay times is ½ the bit time of Manchester code data, the Manchester code data are received by the input part of the first delay circuit, input parts of the other delay circuits 10 are electrically connected to the output parts of adjoining delay circuits 10 preceding them, and output parts of respective delay circuits 10 are electrically connected to switching circuits 12 which control [the path from] current sources 11 to the output terminal.

- 4. The waveform shaping method described in Claim 3, characterized in that the aforementioned filter transfer function has a raised-cosine impulse response.
- 5. A device for transmitting Manchester code data via an unshielded twisted-pair medium characterized in that it comprises a first, a second, a third, and a fourth waveform shaping circuits (C1, C2, C3, and C4); the aforementioned waveform shaping circuits are each configured with an input terminal, an output terminal, and multiple cascade circuit stages; the aforementioned cascade circuit stages are each configured with delay circuit 10 equipped with an input and output, current source 11, and switching circuit 12; the aforementioned switching circuit 12 is electrically connected to the output part of delay circuit 10 and controlled by the aforementioned delay circuit 10 so as to connect the current source to the output terminal; delay circuit 10 of first cascade circuit 1 is electrically connected to the input terminal, and the input parts of the other delay circuits are connected to the respective output parts of the delay circuits connected ahead of them in the aforementioned multiple cascade circuit stages; each of the aforementioned delay circuits 10 has the same delay time while the total of said delay times is 1/2 the bit time of Manchester code data; each of the aforementioned current sources 11 has a current value obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit; and the device is further configured such that the aforementioned first waveform shaping circuit receives Manchester code data as its input, the aforementioned second waveform shaping circuit receives delayed Manchester code data as its input, and the output terminal of the aforementioned second waveform shaping circuit and the output terminal of the first waveform shaping circuit are connected to each other, the third waveform shaping circuit receives inverted Manchester code data as its input, the aforementioned fourth waveform shaping circuit receives delayed inverted Manchester code data as its input, and the output terminal of the aforementioned third waveform shaping circuit and

the output terminal of the aforementioned fourth waveform shaping circuit are connected to each other.

- 6. The device described in Claim 5, characterized in that the aforementioned filter transfer function has a raised-cosine impulse response.
- 7. The device described in Claim 5, characterized in that the output terminals of the first and the second waveform shaping circuits are electrically connected to a first low-pass filter, and the output terminals of the third and the fourth waveform shaping circuits are electrically connected to a second low-pass filter.
- 8. The device described in Claim 7, characterized in that in a discrete transformer with a primary coil and a secondary coil, the primary coil is connected to the first low-pass filter and the second low-pass filter by either end, the CT (center tap) of the aforementioned primary coil is connected to a positive power supply, and the output end of the aforementioned secondary coil is connected to an unshielded twisted-pair medium.

#### Detailed explanation of the invention

[0001]

Industrial application field

The present invention pertains to a device for transmitting a response with a predetermined frequency and an output with a predetermined waveform via a communication medium. More specifically, it pertains to a device for transmitting Manchester code data via an unshielded twisted-pair medium that utilizes waveform shaping circuits and a method which can be implemented economically at low power consumption.

[0002]

Prior art

US Patent No. 5,267,269 discloses a device for transmitting Manchester code data via an unshielded twisted-pair medium. Said known device is configured with a sequencer equipped with a mode selection output terminal and a step selection output terminal and used to receive non-zero return data; a memory which stores data on multiple predetermined waveforms; a multiplexer which is equipped with a first input terminal connected to the step selection output terminal, a second input terminal connected to the mode selection output terminal, an input bus connected to the aforementioned memory, and an output bus; a latch which is equipped with I/O terminals connected to the aforementioned output bus and an output terminal for removing data indicating a distorted selected waveform; a differential D/A transformer which is equipped with an input terminal connected to the output terminal of the aforementioned latch and an output

terminal for a differential analog current proportional to a selected waveform; and a driver which is equipped with a low-pass filter.

[0003]

In the case of the aforementioned device, because a passive filter was eliminated, a higher level of integration could be attained to reduce costs. However, not only did it require a large silicon area, but it also consumed a large amount of power. Moreover, because only the basic bit rate clock could be utilized, there was the problem that a circuit for generating a high over-sampling clock had to be added.

[0004]

Problem to be solved by the invention

In view of the aforementioned situation, the purpose of the present invention is to present a device for transmitting Manchester code data via an unshielded twisted-pair medium using waveform shaping circuits, and a method which can be implemented economically with low power consumption.

[0005]

Means to solve the problem

First, the present invention is characterized in that it is a waveform shaping circuit equipped with an input terminal, an output terminal, and multiple cascade circuit stages; the aforementioned cascade circuit stages are each configured with a delay circuit equipped with an input part and an output part, a current source, and a switching circuit, the aforementioned switching circuit is electrically connected to the output of the delay circuit and is controlled by the aforementioned delay circuit so as to connect a current source to the aforementioned output terminal; the delay circuit of the first cascade circuit stage is electrically connected to the aforementioned input terminal, and the other delay circuits are electrically connected to the outputs of the respective adjoining delay circuits preceding them in the aforementioned multiple cascade circuit stages; each of the aforementioned delay circuits has the same delay time; and each of the aforementioned current sources has a current value obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit.

[0006]

It is preferred that the filter transfer function of the aforementioned waveform shaping circuit have a raised-cosine impulse (raised-cosine impulse) response while the total delay time is ½ the bit time of the basic data rate or a multiple of that ½. Second, the present invention is

characterized in that the method used for waveform shaping involves a step in which a finite impulse response time sample is obtained based on a filter transfer function; a step in which multiple current sources, each equipped with a switching circuit, whose current values are in direct proportion to the time sample are provided; and a step in which, in multiple delay circuits each having the same delay time while the total of said delay times is ½ the bit time of Manchester code data, the Manchester code data are received by the input part of the first delay circuit, input parts of the other delay circuits are electrically connected to the output parts of adjoining delay circuits preceding them, and output parts of the respective delay circuits are electrically connected to the switching circuits which control [the path from] current sources to the respective output terminals.

## [0007]

Third, the present invention is characterized in that in a device for transmitting Manchester code data via an unshielded twisted-pair medium which comprises a first, a second, a third, and a fourth waveform shaping circuits, the aforementioned waveform shaping circuits are each configured with an input terminal, an output terminal, and multiple cascade circuit stages; the aforementioned cascade circuit stages are each configured with a delay circuit equipped with an input and output, a current source, and a switching circuit; the aforementioned switching circuit is electrically connected to the output part of the delay circuit and is controlled by the aforementioned delay circuit so as to connect the current source to the output terminal; the delay circuit of the first cascade circuit is electrically connected to the input terminal, and the input parts of the other delay circuits are connected to the respective output parts of the delay circuits connected ahead of them in the aforementioned multiple cascade circuit stages; each of the aforementioned delay circuits has the same delay time while the total of said delay times is ½ the bit time of the Manchester code data, and each of the aforementioned current sources has a current value obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit.

## [8000]

Furthermore, the device is configured such that the aforementioned first waveform shaping circuit receives the Manchester code data as its input, the aforementioned second waveform shaping circuit receives delayed Manchester code data as its input, the output terminal of the aforementioned second waveform shaping circuit is connected to the output terminal of the first waveform shaping circuit, the third waveform shaping circuit receives inverted Manchester code data as its input, the aforementioned fourth waveform shaping circuit receives delayed inverted Manchester code data as its input, and the output terminal of the

aforementioned third waveform shaping circuit and the output terminal of the aforementioned fourth waveform shaping circuit are connected to each other.

[0009]

These and other purposes, characteristics, and advantages of the present invention will be explained below, with reference to figures.

[0010]

Embodiment of the invention

First, in Figures 1 and 2, the waveform shaping circuit comprises an input terminal (IN) (not illustrated) for receiving input data, an output terminal (OUT), and multiple cascade stages 1. The aforementioned cascade stages 1 are each configured with delay circuit 10 equipped with an input and output, current source 11, and switching circuit 12. In the present application example, the input of each delay circuit 10 has first and second input parts (IP and IN). Moreover, its output has first and second output parts (OP and ON). Furthermore, in order to receive the input data, in the aforementioned multiple cascade circuit stages 1 delay circuit 10 of the first cascade circuit stage 1 is electrically connected to the buffer (B) of the input terminal (IN), and a positive signal and a negative signal output from the buffer (B) are respectively input to the first and second input parts (IP and IN) of the first cascade circuit stage 1. The input parts (IP and IN) of the other delay circuits are electrically connected to the output parts (OP and ON) of the delay circuits provided ahead of them, and the aforementioned respective delay circuits have the same delay time.

[0011]

Here, current source 11 of the aforementioned cascade circuit stage 1 is made of a MOS transistor and has a grounded source electrode and a gate electrode connected to a given current source reference voltage, and the value of the current is obtained from a finite impulse response time sample determined by the filter transfer function of the waveform shaping circuit. The aforementioned impulse response and the causal system must be symmetrical with respect to the time axis. In the present application example, the filter transfer function has a raised-cosine impulse response. Therefore, minimal inter-symbol (inter-symbol) interference usually occurs in the case of a long transmission medium. In addition, the total number of delay stages and the number of delays in a stage are determined based on the accuracy of the transfer function required.

[0012]

Furthermore, switching circuit 12 of each respective cascade circuit stages 1 is configured with first and second MOS transistors 121 and 122. Here, the gate electrodes of first and second MOS transistors 121 and 122 are electrically connected to the respective output parts (ON and OP) of the delay circuit 10 corresponding to cascade circuit stage 1 via an inverter (INV), the drain electrode of the second MOS transistor 122 of each switching circuit 12 is electrically connected to the output terminal (OUT) of the aforementioned waveform shaping circuit, and its source electrode is electrically connected to the drain electrode of the corresponding current source 11. Furthermore, the drain electrode of each first MOS transistor 121 is electrically connected to the gate electrode of the corresponding current source 11, and its source electrode is electrically connected to a bias circuit (BS) which supplies a current reference voltage (CSS). Thus, the respective switching circuits 12 are controlled by their corresponding delay circuits 10, while at the same time they are connected to current sources 11 to the output terminal (OUT).

### [0013]

Next, Figure 3 is a block diagram of a device which is configured with first, second, third, and fourth waveform shaping circuits (C1, C2, C3, and C4) and used for transmitting Manchester code data via an unshielded twisted-pair medium (UTP). Delay circuits 10 of the aforementioned respective waveform shaping circuits (C1, C2, C3, and C4) have the same delay times while the total of said delay times is ½ the bit time of Manchester code data or a multiple of that 1/2. In the present application example, the buffer of first waveform shaping circuit C1 receives Manchester code data (HTD) as its input, the buffer of second waveform shaping circuit C1 [sic; C2] receives delayed Manchester code data (LTD) as its input, and the output terminal (OUT) of the aforementioned second waveform shaping circuit C2 and the output terminal (OUT) of the aforementioned waveform shaping circuit C1 are connected to each other. Furthermore, the aforementioned third waveform shaping circuit C3 receives inverted Manchester code data (LTD-) as its input, and the aforementioned fourth waveform shaping circuit C4 receives delayed inverted Manchester code data (HTD-) as its input; and the output terminal (OUT) of the aforementioned third waveform shaping circuit C3 and the output terminal (OUT) of the aforementioned fourth waveform shaping circuit C4 are connected to each other. Here, all waveform shaping circuits (C1, C2, C3, and C4) perform the same function. The aforementioned first and fourth waveform shaping circuits (C1 and C4) and the aforementioned second and third waveform shaping circuits (C2 and C3) are complementary to each other in that they generate differential output signals for driving discrete transformer (T). In addition, the bias levels (BIAS 1) of the aforementioned first and fourth waveform shaping circuits (C1 and C4)

differ from the bias levels (Bias 2) of the aforementioned second and third waveform shaping circuits (C2 and C3) in order to create a certain ratio between the current values of a non-delayed Manchester signal and a delayed Manchester signal. The ratio between the current values of the non-delayed Manchester signal and the delayed Manchester signal is usually set between 5:1 and 3:1 in order to produce a transmission distortion in order to reduce signal jitter at a remote receiving terminal. This is called a transmission equalization method.

## [0014]

Furthermore, the output terminals (OUT) of the first and second waveform shaping circuits (C1 and C2) are electrically connected to a first low-pass filter (LPF1), and the output terminals (OUT) of the third and fourth waveform shaping circuits (C3 and C4) are electrically connected to a second low-pass filter (LPF2). Also, in the case of a discrete transformer (T) equipped with a primary coil and a secondary coil, the primary coil is connected to the first low-pass filter (LPF1) and the second low-pass filter (LPF2) at either end, CT (the center tap) of the aforementioned primary coil is connected to a positive power supply, and the output end of the aforementioned secondary coil is connected to an unshielded twisted-pair medium (UTP).

## [0015]

It should be noted that the first transistors of the first and fourth waveform shaping circuits (C1 and C4) are biased using a first bias voltage (BIAS1), and the first transistors of the second and third waveform shaping circuits (C2 and C3) are biased using a second bias voltage (BIAS2). The level of precompensation is therefore set according to the first and the second bias voltages (BIAS1) and (BIAS2). Because the outputs of the first, second, third, and fourth waveform shaping circuits (C1, C2, C3, and C4) are dependent on the shapes of the current sources, the output voltages are generated by external load resistors (R1 and R2) serving as the source end points of signals reflected from the unshielded twisted-pair medium (UTP).

#### Brief description of the figures

Figure 1 is a block diagram showing the waveform shaping circuits of the present invention.

Figure 2 is a circuit diagram of the waveform shaping circuit of the present invention.

Figure 3 is a block diagram showing a device which utilizes the multiple waveform shaping circuits shown in Figure 1 in order to transmit Manchester code data via an unshielded twisted-pair medium.

## Explanation of symbols

- 1 Cascade circuit stage
- 10 Delay circuit
- 11 Current source
- 12 Switching circuit
- 121 First MOS transistor
- 122 Second MOS transistor
- C1-C4 Waveform shaping circuit




Figure 1

Key:	C1 through C4	Waveform shaping circuit
	I DE1	First low pass filter

LPF1 First low-pass filter
LPF2 Second low-pass filter
T Discrete transformer

UTP Unshielded twisted pair medium




Figure 2

Key: 1 Cascade circuit stage

10 Delay circuit

12 Switching circuit




Figure 3

Key: B Buffer

1 Delay circuit



April 19, 2005

Re: 7037-102527

To Whom It May Concern:

This is to certify that a professional translator on our staff who is skilled in the Japanese language translated the enclosed Japanese Kokai Patent Application No. Hei 9[1997]-55770A from Japanese into English.

We certify that the attached English translation conforms essentially to the original Japanese language.

Kim Vitray

Operations Manager

Subscribed and sworn to before me this 19th day of April, 2005.

TINA WUELFING
Notary Public
State of Texas
My Commission Expires
December 8, 2007

Tina Wuelfing Notary Public

EXCELLENCE WITH A SENSE OF URGENCY®



